VHDL基于FPGA的数字时钟设计+电路图
关键词：数字钟; 硬件描述语言; VHDL; FPGA
The Design of Digital Clock Based on FPGA
Abstract: As the widly use of digital clock, using the chip of EP1C3T144C8N, the design of a digital clock uses the EDA technology and hardware description language VHDL language as the system logic design description method.The digital clock consists of ucontrol module, timing module, data encoding module and display module. In the QuartersII tool software environment, using top-down design ideas, the simulation and debugging of the clock is realized.After experimental verification, the system is able to complete hours, minutes and seconds respectively show and timing function was contraled bye the key input.
Key Words: Digital clock; Hardware description language; VHDL; FPGA
目 录
摘要 1
引言 1
1.选题背景和研究意义 2
1.1 课题相关技术的发展 2
1.2 课题研究的必要性 3
1.3 课题研究的内容 3
2.FPGA简介 3
2.1 FPGA概述 3
2.2 FPGA基本结构 4
3.数字钟总体设计方案 4
3.1 数字钟的构成 4
3.2 数字钟的工作原理 5
4.单元电路设计 6
4.1 分频模块电路设计与实现 6
4.2 校时控制模块电路设计与实现 7
4.3 译码显示模块 20
4.4 整点报时模块 22
5.实验结论与研究展望 24
5.1 实验结论 24
5.2 研究展望 25
6.结束语.25
参考文献26
致谢27
基于FPGA的数字钟设计
引言
该设计采用的VHDL语言是一种全方位的硬件描述性语言[1]，在QuartusII软件中，通过文本输入的方法可以避开复杂的底层电路设计，用程序的输入代替电路的设计，具有很强的描述能力，可以支持系统行为、寄存器传输和逻辑门三个不同级别的设计；支持结构、数据流和行为三种描述形式的混合描述，具有覆盖面广、抽象能力强的特点，所以在实际中的应用也变的中越来越广泛[2]。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而FPGA是特殊的ASIC芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点[3]。
在控制系统中，键盘是常用的人机交换接口，当所设置的功能键或数字键按下的时候，系统应该完成该键所设置的功能。因此，键信息输入是与软件结构密切相关的过程。根据键盘的结构不同，采用不同的编码方法。但无论有无编码以及采用什么样的编码，最后都要转换成为相应的键值，以实现按键功能程序的转移。
钟表的数字化给人们生产生活带来了非常大的便利，并且又大大地扩展了时钟开始的报时功能。诸如定时自动开关、定时启闭电路、定时开关烘箱、通断电力设备，以及各种定时电气开关的自启动等，所有的这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。