VHDL全自动智能洗衣机控制器的设计与仿真(4)
第三部分对程序的仿真及联机运行结果进行验证。此部分内容首先对相关硬件及涉及到的知识点进行了详细介绍，对它们的发展历史及应用领域也展开了论述，并给出了引脚分配图以及各部分仿真波形来实现课题所需要的功能，随后将每个步骤的联机运行结果以对应的LED亮灯来分别展示其结果，达到程序与实际硬件电路想结合的实际功能，并以此直观地展示各个步骤，实现直观贴切的用户体验，达到课题所要求的最终目的。
最后部分对整个毕业设计做了详细的总结，主要回顾了这个学期从最一开始到完成的各个过程、课题相关步骤、实现完成情况以及可进一步改进的空间等做了相关的总结和展望，并给出附录和致谢词，对整个毕业设计进行一个收尾工作。
2 硬件描述语言
在着手开展以VerilogHDL为编程语言的毕业设计前，我们有必要对其发展历史及相关信息有较为深入的了解和认识，故本章节将就对这一编程语言以及所需要的实验设备展开一些相关的介绍和论述。
2.1 Verilog硬件描述语言发展历史
Verilog HDL是诸多硬件描述语言中的一种，现已被大范围地运用在各个领域。它可以用于数字电子系统的各个功能的设计也允许程序员使用它为不同层次的逻辑语言的设计，同时它也可以进行数字逻辑相关系统功能的时序电路分析、仿真验证、逻辑功能综合等等。最早时，GDA公司（gate way design automation)的philmoorby在1983年间于英格兰阿克顿市首创了这门硬件编程语言。他作为首创者后来成功地成为了Cadence：cadence design system公司的第一个合伙人同时也是verilog-XL的最主要设计者，成功地开创了这一领域的先河。在紧接着的两年里，第一台基于Verilog_XL的仿真器横空出世，使得门级模拟变得十分高速有效，它的生产者Moorby在随后的1986年又提出了可以用于快速门级系统仿真的叫做XL的算法，这又是一个质的飞跃。短短的数年间，Verilog HDL硬件描述语言得到了前所未有的快速发展。1 989年年底，Cadence公司将Gateway收购为子公司，Verilog语言和Verilog模拟器成为了该公司的专利化产品。随后一年，Cadence发现如果Verilog仍继续保持为一种封闭式的硬件描述语言，那么对它实现标准化的压力总有一天会从工业界领域转移到VHDL本身上，综合考虑到这一点，九十年代的末期，开发成立这门语言的公司将其公诸于众，但仅仅作为一种专用语言，它的用户数量却开始以惊人的速度地直线上升，并且也同时成立了OVI组织：Open Verilog Imernational来帮助其更好更快发展。在1993年，扩展为IEEE-Std 1-076 1 993，该标准在一定程度上更好地保留了它的优越性和可利用性，1995年年底，Verilog HDL的LEFE标准被明确定立，并被命名为Verilog HDL1364-1995标准，这是该语言第一次正式地“亮相”世界计算机IC行业标准的历史舞台。之后，它又被电子工程师协会：IEEE定为正式标准(IEEE Std J 364-995)，这一标准早已在全球各大电子工业发达国家所认可接受，因而从那时起，Verilog硬件描述语言已经变得在整个国际市场上十分具有行业竞争力而且也运用得相当成熟的硬件描述语言，于21世纪初正式地被修订成为IEEE-Std-I 361-2001标准，这将有利于各国硬件描述语言以规范的方式被国际化地使用推广，并且其本身也已在这一层面稳稳地占据了一席之地。2005年，Verilog硬件描述语言又有了技术及延展性上的进一步的更新，被电气电子工程师学会订立为1364-2005标准。虽然它对该版本而言只是就上一版本的细微之处作了一些简单的细节修正，但这个新版本还是包括了一个比较独立的新的改进部分，即Verilog-AMS。这让传统意义上的Verilog能够开展系统项目的建模与仿真。它在某种程度上是硬件描述语言的一个更进一步的集成完善。几年前，将ieee- 1364 2005以及ieee 1800 2005进行了合并，变成了 ieee-1800 2009，这是一个全新的、统一的硬件描述验证语言。随后，Verilog 2001行为扩展了，它的主要目的旨在使门级能够自行建立起更为高层次的数字逻辑模型，并且使得代码的描述也变得更为清晰、快捷。在增加组装语句后，设计管理的能力也将会得到一个更进一步的良性提高。VerilogHDL语言可给予生成语句以借鉴，这将很大程度上地帮助避免重复编码的情况出现。现如今，这门编程语言的应用范围已普及到了世界的每个角落，走进了学校的课堂、走进了诸多公司开发的平台、迈上了一条多领域的持续发展的道路。