FPGA控制DDS的频率发生器设计(3)
1.4 直接数字合成技术的实现方法及方案论证
1.4.1 采用单个芯片实现DDS
在实际生产及科研中，有时需要得到输出频率高、且频率分辨率大的DDS电路，在这种场合单片DDS电路应用较为广泛。如ADI公司的DDS专用芯片AD9859，其输出频率范围在0-200MHz，最大工作频率为400MHz，频率分辨率为0.12Hz，其内置一个高速高性能D/A转化器，具有数字可编程及捷变频特性。该芯片具有32位频率控制字，32位频率控制字可通过I/O端口载入AD9859。其输出波形为正弦波或余弦波，其相位噪声低且与分辨率无关，具有单通道、低功耗、小尺寸等优点。缺点是价格昂贵、输出波形单一、控制方式单一。
1.4.2 采用低频正弦波DDS单片电路实现DDS
与使用单个专用芯片相同，低频正弦波DDS单片电路同样在实际生产科研中有着重要应用，其缺点是大部分低频正弦波DDS的单片电路的输出频率较小，都在1MHz以下，一般用于需要产生工频和音频的场合。比如用两片ML2035产生多频互控且与ML2031配合制作通信系统中的收发电路。该方法频率输出可通过编程控制，很适合对可靠性要求较高的系统采用。除此之外，该方法使用起来很方便，且成本较低。
1.4.3 运用FPGA芯片实现DDS
利用FPGA的高速电路，可以设计出波形转换速度快且可输出任意波形的信号发生器 [4]。FPGA是大规模可编程器件之一，其具有速度快，规模大，可编程的特点并且有强大的EDA软件支持，这些特性使其十分适合用于实现DDS的设计。此外，利用FPGA设计的DDS可以实现各种复杂的调频、调相和调幅功能。由于芯片采用特定的集成工艺，芯片内部数字信号抖动很小，可以输出高质量的信号，虽然达不到专用芯片的水平，但其信号精度误差在允许范围之内。总之，可通过改变波形ROM存储的数据实现任意波形输出，其在控制方式、置频速率方面也更容易满足系统需求。
1.4.4 方案论证
本系统将以DDS频率和成技术为指导，采用FPGA芯片EP4CE15F17C8，通过FPGA使用VHDL语言设计DDS累加器、寄存器、波形ROM模块，最终编写顶层模块并将FPGA与D/A转换器、滤波放大电路连接。实际调试时通过在QUARTUSII软件中手动输入二进制表示的三十二位频率控制字，将程序下载到FPGA上后在示波器中观察实际频率的输出，输出频率包括了中波段范围531-1602KHz。
2 直接数字频率合成器的原理及性能
2.1频率合成技术的性能比较
2.1.1 间接合成
采用间接频率合成设计的频率发生器具有很好的窄带跟踪特性，其优点是可很好的提取出所需频率的信号，抑制杂散分量，并且避免了大量的滤波器的使用，有利于器件集成化和小型化[5]。其缺点是该类型频率合成器需要较长的频率转换时间，且较难控制输出正弦波幅度、相位等参数。由此可见使用该方法较难得到所需要的频率参数，如波形的相位、幅度和频率。
2.1.2 直接合成
直接合成的信号分非相干和想干两种，具有相位噪声低，频率转换速率快的特点。但采用该种方法如果想输出波形曲线平滑的信号，需要大量滤波电路对输出波形进行处理，这样无疑会使器件体积变大、成本提高、增大了设计的复杂性。同时，采用该技术合成的信号易产生杂散分量，难以使合成的信号在频域得到较高的频谱纯度[6]。且输出端谐波、噪声难以抑制的问题进一步放大了采用该方法合成频率的缺点。同间接合成一样该方法只能产生标准正弦波而不能产生任意波形。
2.1.3 直接数字式频率合成
直接数字式频率合成简称DDS，是最新发展的新的频率合成技术。其在信号合成领域引入了数字处理的理论，是第三代频率合成技术。此方法通过存储器存储一个周期的波形数据，输入频率控制字控制相位累加，并以相位累加值为地址对波形存储器中波形数据进行读取，并通过后面的D/A转换、放大及滤波得到所需要的波形。在系统时钟频率不变的情况下，输出频率的改变通过输入相应的频率控制字实现，波形的改变可通过更新存储器波形数据实现。DDS频率发生具有频率分辨率高、频率相位易调节、转换速率快、输出波形相位连续等特点，已广泛用于通信、雷达、波形发生器等系统[7]。然而，DDS频率发生器也有其不足之处，主要是其输出带宽窄、杂散抑制大。由于受到器件工作速度限制使得其时钟频率低，难以应用于微波频段[8]。
上一篇：基于FPGA的图像去噪技术研究