1.1 课题研究的背景和意义

1.1.1  背景

频率综合电路的主要任务是为了无线电系统提供所需要求的频率范围以及频率步进的相位噪声较低的高质量频率源。主要方式包括直接模拟频率合成、间接频率合成和直接数字频率合成等几种方式。其中基于集成锁相环的锁相频率合成技术能够很好的选择所需频率信号，抑制杂散分量，这种方法可以避免大量使用滤波器，有利于集成化和小型化。直接数字频率合成技术具有精确的相位和频率分辨力，并且转换快。在这两种技术的优缺点下，我们想要通过使用一种方法，能结合锁相频率合成技术和直接数字频率合成技术，设计并仿真一种具备二者优点的频率综合器，包括控制电路和控制程序的设计。

1.1.2  意义

在一个雷达系统中，可以说频率源的好坏决定了雷达性能的好坏，系统中的所有部件都围绕了如何更好的将频率源的信号发射出去，携带目标信息后再接收回来进行下一步的信号处理工作。如果频率源的噪声很大，那么显然接收机部分下混频得到的目标信息就会有很多的噪声，加大信号处理的难度，而如果频率源非常纯净，并且杂散抑制能力很好，那么对于发射机部分的滤波器放大器等的设计就会容易很多，并且整个雷达的信噪比也会有很大的提升。因此设计出一个频率稳定，相躁较低，波形良好的频率综合器就尤为重要。在当前雷达领域的大环境下，使用于各种民用军用的雷达越来越多，条件也越来越严格，所以设计优异的频率源就显得很有研究意义。

1.2 国内外基本研究概况

为了了解国外对于直接数字频率合成和锁相频率合成技术的综合研究现状，我们从IEEE上选择了相关的参考最多的五篇文献进行介绍。

文献2提出了一种新式的基于直接数字频率合成器（DDS）和相位噪声锁相环（PLL）混合式频率合成器结构。它的干扰抑制是通过改变可控移相器DDS输出信号延迟来实现的。同时可以通过DDS和PLL的路径不同调节系数的混合合成单块的相位噪声谱密度图。这是一种新结构，但是与本毕设设计的内容关系不是很大。文献3介绍了现代跳频电台利用直接数字合成（DDS）以及锁相环（PLL）为基础的频率合成器的混合架构，这样的优点是开关速度快和精细的DDS调谐分辨率，辅之以非常低的相位噪声和杂散性能的PLL。由于整数边界刺激制约了DDS+PLL翻译回路杂散性能，本文还开发了一种算法，识别调谐频率是否容易出现整数边界马刺。如果是，那么就修改DDS和PLL频率配置等，生成的刺在环路滤波器的带宽之外，所以他们的回路就会衰减。该算法运行在微控制器程序的DDS和PLL的子程序中。

文献4的内容与本毕业设计比较接近，也是制作出了一个扫频源。这样的宽带YIG调谐振荡器（YTO）介绍了基于DDS-PLL方法扫频信号发生器。线性扫频正弦信号的产生采用DDS的YTO锁相环的参考信号（锁相环PLL），和其他的输入是YTO线性扫频信号，由此产生的误差校正信号驱动YTO调频线圈。误差校正信号可以补偿YTO的非线性误差，从而确保YTO的扫频信号发生器输出准确，线性扫频信号。信号发生器模块已成功地应用于频谱分析仪。文献5介绍了一种新的方法来提高预失真的混合DDS-PLL发生器产生的宽带线性调频连续波信号的品质。该预失真的目的是减小相位误差的输出没有任何增加的复杂性。一个电路的设计与实现产生宽带线性调频连续波。文献6是南京理工大学吴文教授团队在2008年的成果，主要内容是：高性能和低成本的相控阵源需要高性能的波束控制能力的相控阵天线。阶段性的来源是介绍DDS-PLL，和C波段DDS-PLL相源研制。阶段性的DDS-PLL源具有DDS的数字结构的高相位精度，这也消除了元件老化和温度漂移的影响。多通道DDS-PLL相控阵相控阵天线将在未来开发的源阵列。 基于集成锁相环的频率综合电路设计(2):http://www.chuibin.com/tongxin/lunwen_206400.html