DSP异步电机直接转矩控制DTC系统(上位机+下位机程序) 第8页
每当定时器复位后将重复单增/减计数模式下的操作。
通用定时器比较操作
    每个通用定时器都有一个相关的比较寄存器TxCMPR和一个比较/PWM输出引脚TxPWM/ TxCMP。当定时计数器与比较寄存器值相等时，就发生比较匹配。可通过置TxCON[1]为1来使能比较操作。如果被使能，当比较匹配时将发生下列情况：
•定时器的比较中断标志位被设置
•如果通用定时器不处于定向增/减计数模式，根据GPTCON中位的配置情况，相关的比较/PWM输出上发生跳变

2.比较单元
    事件管理器模式中有三个全比较单元（全比较单元1、2和3）和三个单比较单元（单比较单元1、2和3）。每个全比较单元有两个相关的比较/PWM输出，每个单比较单元有一个相关的比较/PWM输出。全比较单元的时基由通用定时器1提供，单比较单元的时基由通用定时器1或2提供。
三个全比较单元包括：
•三个16位比较寄存器（CMPRx，x=1，2，3），各带有一个相关的荫影寄存器，可读/写
•一个16位比较控制寄存器（COMCON），可读/写
•一个16位动作控制寄存器（ACTR），带有一个相关的荫影寄存器，可读/写
•六个比较/PWM（三态）输出引脚，PWMy/CMPy,y=1,2,3,4,5,6
•控制和中断逻辑
 全比较单元可工作于比较模式或PWM模式:
   当比较模式被选中并且比较被使能时，通用定时器1的计数器就不断地与比较寄存器进行比较。发生匹配时，比较单元的两个输出将根据动作控制寄存器（ACTR）的位产生跳变。
   每个全比较单元可单独被置成PWM模式。在该模式下，全比较单元的操作类似于通用定时器的比较操作，它们的区别在于：全比较单元由不同的控制寄存器来控制，并且全比较PWM的输出也被死区单元和空间矢量PWM逻辑改变。
3.捕获单元
    捕获单元在捕获单元引脚上出现跳变时使能触发。共有四个捕获单元，每一个捕获单元都有一个相关的捕获输入引脚。每个捕获单元可选择通用定时器2或3作为它的时基。当检测到捕获输入脚CAPx上出现一个指定的跳变时，就将通用定时器2或3的值捕获并存储在相应的两级FIFO队列中。

4.正交解码脉冲（QEP）电路
   可用于连接光电编码器以获得旋转机械的位置和速率信息
   正交解码脉冲电路的时基可由通用定时器2、3或2和3联用的32位定时器提供。所选的通用定时器或32位定时器必须设置成增/减计数模式并以正交解码脉冲电路作时钟源。
   正交解码脉冲是具有变化频率和1/4个周期（90度）固定相移的两个脉冲。电机的旋转方向可通过检测两个序列中的哪一列先到达来确定。两列正交输入脉冲两个边沿都被正交解码脉冲电路计数，因此，产生的时钟频率是每个输入序列的四倍。
3.2.7 A/D转换器[40][41]
    模-数转换器是带有内部采样-保持电路的10位串行/电容转换器，包括两个带有内部采样和保持电路的模-数转换器。C24x中共有16个模拟输入通道可用。每八个模拟输入通过8到1的多路转换器提供给每个模-数转换器，最大总转换时间是6.6μs，基准电压由外部源提供。
数字结果 = 1023 × （输入电压/基准电压）
    第一个模块的引脚ADC0和ADC1以及第二个模块的引脚ADC8和ADC9与数字I/O多路复用，精度低于专用模拟输入引脚
3.2.8 PLL时钟模块[40][41]
时钟模块提供系统所需的四种时钟:
 •CPU时钟,用于所有存储器和直接连接到CPU总线的外设。
 •系统时钟SYSCLK,为CPU时钟的1/2或1/4,用于所有连接到外设总线的设备。
 •模拟时钟ACLK,约1MHz,用于模拟模块。
 •看门狗时钟WDCLK,用于看门狗定时器/实时中断模块。
 系统上电复位后,PLL模块未工作,CPU时钟为外接晶振或时钟的1/2频率,系统时钟为CPU时钟的1/4。可对相应的寄存器进行设置来启动PLL时钟模块,PLL启动约需100微秒。

3.2.9复位操作[40][41]
最多有5个原因可产生器件复位：
1.看门狗定时器复位。
2.软件产生的复位。
3.上电复位/VDD超限复位。
4.非法地址。任何对位于非法区域内单元的访问都将产生一个非法地址复位。
5. 复位引脚有效。典型复位电路包括一个从引脚至VDD的10kΩ上拉电阻。

§3.3  TMS320F240中断系统的特点及中断响应过程
3.3.1  F240芯片中断系统的特点
在单片机构成的应用系统中，中断及其处理是一个极为重要的问题。从早期的8031单片机到后来的8098系列单片机，中断源越来越丰富，中断处理能力也不断增强。作为电机数字控制中的首选芯片，F240器件也具备强大的中断处理能力。下面详细地予以介绍。
     TMS320F240器件中断系统的基本特点是：通过赋予每个中断源以不同的优先级，使多个中断源可以共享DSP内核中同一中断级，从而提供了较多的中断源和更灵活的中断处理方法。具体而言，F240器件识别四种类型的中断源[40][41]：
    1. 复位中断
    2. 由五个外部引脚（XINT1，XINT2，XINT3，PDPINT及NMI引脚〕产生的外部中断。
    3. 由片内外设模块（如A/D转换器〕产生的片内外设中断。
    4. 由INTR指令，TRAP指令等引起的软件中断等 。
    在F240器件中，所有的中断请求都是送至DSP内核（DSP Core）进行处理的。就可屏蔽中断而言，DSP内核只提供了6个可屏蔽的中断级INT1－INT6，如图3-2所示。而F240的可屏蔽中断源则大大超过6个（例如：仅F240器件的三个通用定时器就有12个可屏蔽中断源，用户可使用的中断源多达36个。与80C196KC芯片的28个中断源相比，F240器件提供了更多的中断源〕。所以在F240中，这六个中断级中的每一个都可被多个中断源共享。
所有的硬件中断都被赋予了优先级。当多于1个的硬件中断被挂起时，其中优

上一页  [1] [2] [3] [4] [5] [6] [7] [8] [9] [10]  ... 下一页  >>