以太网LED图文显示系统的设计 第9页
控制，更新其显示内容。系统中的Jtga(JointTestActionGroPu)接口主要用于在线调试，
nash和SRAM是存储程序和数据的地方。其它部分的电路在后文中将有详细的描述。
4.2主控制器LpC2210的引脚接法
LP2c210是基于一个支持实时仿真和跟踪的16/32位ARM7TDMI一sMTcPu。对代码
规模有严格控制的应用可使用16位Thumb模式将代码规模降低超过30%，而性能的损
失却很小[20]。
图4.2LPC2210的引脚接法
Fig.4.2UsgaeofLPC2210’万O
由于LPC2210的144脚封装、极低的功耗、多个32位定时器、8路10位ADC、
PWM输出以及多达9个外部中断使它们特别适用于工业控制、医疗系统、访问控制和
电子收款机伊05)。通过配置总线，LPC2210最多可提供76个GPIO。由于内置了宽范
围的串行通信接口，LPC2210也非常适合于通信网关、协议转换器、嵌入式软件调制解
调器以及其它各种类型的应用[20J。
LPC2210芯片包含一个支持仿真的ARM7TDMI一S微控制器、与片内存储器控制器
接口的ARM7局部总线、与中断控制器接口的AMBA高性能总线(AHB)和连接片内外
设功能的VLSI外设总线(VPB、ARMAMBA总线的兼容超集)。LPC2210将
基于以太网的LED图文显示系统的设计
ARM7TDMI一s配置为小端(Little一nedin)a。LPC2210的外设功能(中断控制器除外)都连
到了VPB总线，AHB到VPB的桥将VPB总线与AHB总线相连。片内外设与器件
脚的连接由引脚连接模块控制，软件可以通过控制该模块让引脚与特定的片内外设相连
接[1]。
本设计中LPC2210引脚的详细接法如图.42所示。AO~A20为Flash、SRAM和
卡芯片RTL8019AS的地址总线。如果存储器配置成了32位宽度，地址线AO和Al无
用;如果存储器组配置成了16位宽，则不需要AO;8位宽的存储器组需要使用AO，本
设计中的存储器组配置成了16位宽。DO~D巧为Flash、SRAM和网卡芯片RTL8019A
的数据总线。nTRST、TDI、TMS、TCK、RTCK、TDO和豆RST为JTAG口的数据和
控制引脚。TDxO和RxDO为与串口进行通信的引脚。其它的引脚功能在后边的具体电
路中有详细的介绍。
4.3复位电路EEEXTERN人毛卜企MORYBANK333
EEEXTERNAL加王MORYBANKZZZ
EEEXTERNALN田MORYBANKIII
EEEXTERNALMFMORYBANKOOO
BBBOOTBLOCK(RE·MAPPDEFROMON.CHIPPP
RRROMMEMOR均均
RRRESERVEDADDRESSSPACEEE
1116KBYTEON一HIPSTATICR人MMM
RRRESERVEDADDRESSSPACEEE
图4.3Lpe22lo存储器映射[20]
Fig.4.3LPC2210me们以eyrm叩
图.43为复位后从用户角度看到的整个地址空间映射。AHB外设分配了ZMB的地
址范围，它位于4GBARM存储器空间的最顶端。每个AHB外设都分配了16KB的地
址空间。V卫B外设也分配了ZMB的地址范围，从3.SGB地址点开始。每个VPB外设
大连理工大学硕士学位论文
在VPB地址空间也都分配了16KB的地址空间，由于每个外设空间的规格相同，这样
就简化了每个外设的地址译码。所有外设寄存器都按照字地址进行分配(32位边界)，这
样就不再需要使用字节定位的硬件来进行小边界的字节(8位)或半字(16位)访问。不管
字还是半字寄存器，都是一次性访问，例如，不可能对一个字寄存器的最高字节执行单
独的读或写操作。
4.3.2复位电路
由于ARM芯片的高速、低功耗和低工作电压导致其噪声容限较低，对电源的纹波、
瞬态响应性能、时钟源的稳定性和电源监控可靠性等诸多方面也提出了更高的要求。本
复位电路使用了专用微处理器电源监控芯片SP7OSS，以提高系统的可靠性[1l。由于在进
行TJAG调试时，RnST和nTRST是可由TJAG仿真器控制复位的，所以使用了三态缓
冲门74HC125进行驱动，电路如图4.4。
在图.44所示的复位电路中，信号RnsT连接到廿C2210芯片的复位脚RESET，
信号nTRST连接到LPC2210芯片内部JTAG接口电路的复位脚TRST。复位开关SW
接到了芯片SP708S的手动复位引脚MR，其输入为低电平有效，内部有70林A上拉电图4.4系统复位电路
Fig.4.4Reseteireuitofhtesysetm
流。正常情况下RST引脚输出高电平，74HC125的两个三态缓冲门截止，RnST和nTRST
在上拉电阻Rl和R2的作用下，输出高电平，系统可正常运行或进行JTAG调试。当用
户按下复位键sw，引脚丽面被拉低到.08v以下时，RsT端输出一个低电平信号，使
74HC125的两个三态缓冲门导通，RnST和TnRST输出低电平，从而控制系统复位。
4.4电源和时钟电路
基于以太网的LED图文显示系统的设计
4.4.1电源电路
LPCZ000系列ARM7微控制器均要使用两组电源，FO口供电电源为3.3V，内核
片内外设供电电源为1.8V，所以系统设计为.33V应用系统。首先，由POWER电源
口输入gV直流电源，二极管Dl用来提高系统供电的安全性，C4和Cl起滤波作用，
以提高电源的供电质量。之后LM78os将电源稳压至sv，由DLO芯片(低压差电源
片)提供LPC221o所需要的3.3v和1.sv两路电压[23)。
LDO芯片采用了SPXI117M3一1.8和SPXlll7M3一3.3，有很多DCD/C转换器可以
成sv到3.3V和1.8v的电压转换，这里选用这两种型号，是因为它们有输出电流大，
输出电压精度高和稳定性高的特点。系统电源电路如图.45所示。SPXI117系列LD
芯片输出电流可达800n1A，输出电压的精度在+1%以内，还具有电流限制和热保护功能
广泛应用在手持式仪表、数字家电和工业控制等领域。为了改善电源的瞬态响应和稳
性，输出端接了4.4.2系统时钟电路
时钟电路用于向系统提供工作时钟。廿C2210微控制器可使用外部晶振或外部时钟
源，若使用片内PLL功能及SIP下载功能，则这两种时钟源的频率范围都是10一25MHz。
片内的PLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信
号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。虽然内部PLL电路
可用于调整系统时钟，但是由于处理器最高频率的限制，只能达到60MHZ。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>