基于ARM的大屏幕LED显示系统的设计 第10页
曰57v64162o与S3C451OB的接口线:
数据线:高16位片的DQ巧一DQO接53C4510B的数据总线的高16位XDATA<31>一
XDATA<16>，低16位片的DQ15一DQO接S3C451OB的数据总线的低一6
位XDATA<15>一XDATA<O>。
地址线:两片HY57V641620的All一A0接53C4510B的地址总线ADDR<11>一
ADDR<O>;两片HY57v641620的BAI、BAO接S3C451OB的地址总线
ADDR<13>、ADDR<12>。
控制线:两片HY57V641620的CLK端接S3C451OB的SDCLK端(Pin77);
两片附57V641620的CKE端接S3C451OB的CKE端(Pin97);
两片盯57V641620的/RAS、/CAS、/WE端分别接S3C451OB的nSDRAS
端(Pin95)、nSDCAS端(Pin96)、nDWE端(Pin99);
高16位片的UDQM、LDQM分别接S3C451OB的DQM<3>、nDQM<2)，低16
位片的UDQM、LDQM分别接S3C451OB的DQM<1>、DQM(O)。
4.5JTAG接口电路
JTAG(Join、TestAc:ionGroup，联合测试行动小组)是一种国际标准测
试协议，主要用于芯片内部测试及对系统进行仿真、调试，JTAG技术是一种嵌
入式调试技术，它在芯片内部封装了专门的测试电路TAP(TestAccessPort，
测试访问口)，通过专用的JTAG测试工具对内部节点进行测试。目前大多数比
较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接
口是4根线连接:TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测
试数据输入和测试数据输出。
JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能
实现对各个器件分别测试。JTAG接口还常用于实现工SP(工n一System
PrograJ’nI’nab1e在系统编程)功能，如对FLASH器件进行编程等。
通过JTAG接口，可对芯片内部的所有部件进行访问，目前JTAG接口的连
接有两种标准，即14针接口和20针接口，14针JTAG接口如图4一n所示，引
脚定义如下:
VCC(引脚1、13):接电源;
GND(引脚2、4、6、8、10、14):接地;
_一旦塑主塑吐竺燮丝二一一一一一一
nTRST(引脚3):测试系统复位信号;
TMS(引脚7):测试模式选择;
TCK(引脚9):测试时钟;
TD工(引脚5):测试数据串行输入;
TDO(引脚11):测试数据串行输出;
NC(引脚12):未连接。
图4一1114针JTAG接口
4.6串行接口电路
RS一232是E工A4O年前为公用电话网络数据通信而制定的标准，由于RS232
的发送和接收是“对地”而言的，采用非平衡模式传输，存在共地噪声，所以
其最大传输距离和速率在标准中被限定为15米和19200bit/S。
表4--19芯。型插头引脚信号描述
引引脚脚信号号信号源源类型型描述述
11111DCDDDDCEEE控制制载波信号检测测
22222RXDDDDCEEE数据据数据接收收
33333TXDDDDTEEE数据据数据发送送
44444DTRRRDTEEE控制制数据终端准备好好
55555GNDDDDDDD信号地地
66666DSRRRDCEEE控制制数据设置准备好好
77777RTSSSDTEEE控制制请求发送送
88888CTSSSDCEEE控制制清除发送送
99999RIIIDCEEE控制制振铃指示示
从机械特性而言，Rs一232包括标准的25针及其简化的9针引脚排列仁蝴。
实际上，RS一232C的25条引线中有许多是很少使用的，要完成最基本的串行通
硕士学位论文
信功能，只需要RXD、TxD和GND即可。表4一1为常用的9针接口各引脚的信
号功能。
从电气特性而言，RS一232总线的逻辑电平与TTL电平完全不兼容，鉴于
S3C45lOB系统电路所定义的高、低电平为LVTTL电平，LVTTL的标准逻辑“1”
对应ZV一3.3v电平，标准逻辑“O”对应0V~0.4V电平;而一般的PC机配置
的是RS一232C标准串行接口，RS一232C标准采用负逻辑方式，标准逻辑“1”对
应一SV一15V电平，标准逻辑“。’，对应十sv一+15V电平[l7一佣，显然，两者的
电气规范不一致，因此要完成PC机与S3C4510B系统的数据通讯，必须进行电
平转换，目前常使用的电平转换电路为MAX232。图4一12为MAX232的常见应用
电路图。
图4一12MAX232的常见应用电路图
图中MAX232芯片是以XIM公司生产的低功耗、单电源双RS232发送/接收
器，适用于各种E工A一232E的通信接口。MAX232芯片内部有一个电源电压变换
器，可以把输入的电源电压变换成RS一232C输出电平所需的正负10V电压，所
以采用此芯片接口的串行通信系统只要单一的巧v电源就可以沁3。MAX232外围
需要4个电解电容C1、C2、C3、C4是内部电源转换所需电容，其取值均为0.1斌。
宜选用担电容并且应尽量靠近芯片。MAX232的引脚Tl工N、TZ工N、RIOUT、RZOUT
为接TTL/CMOS电平的引脚。引脚TIOUT、TZOUT、RI工N、RZ工N为接RS一232C电
硕士学位论文
平的引脚。因此TTL/CMOS电平的TllN、TZ工N引脚应接53C4510B的串行发送
引脚UATXD;RIOUT、R20UT应接S3C451OB的串行接收引脚UARXD。图中通过两
个跳线选择53C451OB的UARTO或UARTI。与之对应的RS一232C电平的TIOUT、
TZOUT应接PC机的接收端RD;Rl工N、RZ工N应接PC机的发送端TD。
图中S3C45lOB的LVTTL电平经MAX232后，转换为PC机所能接收的RS232
标准的电平。同样，从PC机发出的RS232标准的电平通过MAX232转换后，成
为S3C45lOB能够接收的LVTTL电平。
4.7LEO显示屏扫描驱动电路
附图所示为一个16x16点阵的LED显示屏动态扫描接口电路，由一片并
入串出8位移位寄存器74ALS165(U1)、四片串入并出8位移位寄存器74ALS164
(UZ、U3、U6、U7)、两片锁存器74ALS273(U4、US)和三片反相驱动器ULNZO03
(US、Ug、UIO)组成。
所用芯片74ALs165和74ALs164为寄存器，触发器是寄存器构成的基本单
元，一个触发器只能存放一位二进制数，要存放n位二进制数，内部就应使用
n个触发器浏。
74LSA164是8位串入并出移位寄存器，但由于无并行输出控制端，在串行
输入过程中，其输出状态会不断变化〔5‘〕，故在本系统的使用场合下，在74ALs164
的输出端应加接输出三态门控制，即74ALS273，以便保证串行输入结束后再输
出数据。74ALS273是带清除端的8D触发器，只有清除端(CLR)为高电平时才-
具有锁存功能，锁存控制端为n脚cLK，在上升沿锁存[52〕。因此74ALs273的
CLR(清除)端上拉接巧V电源，这时，当CLK为低电平时，锁存器的输出(Q8~
Q1)状态和输入端(D8~D1)状态相同;当CLK端从低电平上升到高电平(上
生沿)时，输入端(D8~Dl)的数据锁入Q8~Q1的8位锁存器中。
ULN2003为反相驱动器，使输出端的逻辑状态与输入端的逻辑状态相反，
并将小功率微弱信号经过功率放大及驱动后变换为所需要的功率。
(l)53C4510B与74ALS165的接口线:74ALS165的P7~PO与S3C451OB
的低八位数据总线XDATA7一XDATAO相连;53C4510B的nECSO端(Pin67)与
74ALS165的置位/移位端相连，控制74ALS165的移位与置位;53C4510B的GPIOO
(几n176)作为移位脉冲输出端与74ALS165的CLKI端相连，同时，作为移位

上一页  [1] [2] [3] [4] [5] [6] [7] [8] [9] [10]  ... 下一页  >>