基于现场总线的温度测控系统设计 第9页
多机通信功能：UART模式2及模式3有一个专门的功能用于多机通信。在这些模式，发送及接收均为9位数据，接收时第9位数据存入RB8。UART可编程为：接收到停止位时，仅当RB8=1时串口中断才激活。可通过置位SCON（串行口控制寄存器）内SM2位来使能这一特性。
自动地址识别功能：自动地址识别是这样一种特性，它允许UART使用硬件进行比较，从串行数据流中识别出特定的地址。这样就不必花费大量软件资源去检查每一个从串口输入的串行地址。将SCON内SM2（多机通信控制位）置位可使能该特性。在9位UART模式(模式2和模式3)下，如果接收的字节中包含“给定”地址或“广播”地址，接收中断标志(RI)将自动置位。在9位模式下要求第9个信息位为1以表明该信息内容是地址而非数据。
 (2) P89V51RD2 特点
•支持12时钟（默认）或6时钟模式；
•串行外围接口和增强型UART；
•可编程计数器阵列，具有捕获/比较功能；
•4 个8位I/O 口，含有3个高电流P1 口（每个I/O口的电流为16mA）；
•3 个16位定时器/计数器；
•可编程看门狗定时器；
•8 个中断源，4个中断优先级；
•2 个DPTR寄存器；
•低EMI 方式；
•兼容TTL 和CMOS 逻辑电平；
•掉电检测；
•低功耗模式；
•DIP40封装；
(3) FB3050与CPU 通讯电路
CPU与FB3050接口电路包括三部分：系统总线接口，控制总线接口和存储总线接口，P89VS1RD2与FB3050系统总线都采用8位数据总线，16位地址总线，并运行于数据、地址复用方式，即FB3050的高8位地址线和P89VS1RD2的高8位地址双向I/O口P2相连，FB3050的数据线与P89V51RD2的数据双向I/O口PO相连。而FB3050的低8位地址线接地，利用数据总线在读写操作的地址周期和数据周期，分别传输低8位地址和数据信息。FB3050与P89V51RD2连接于同一个时钟电路，由主CPU提供系统复位信号。
控制总线包括地址锁存信号PI_ CAS与ALE连接，锁存地址信号。读信号RD与P3.6，写信号WR与P3.7相连，等待信号PO_ READY与P3.0之间连接。当FB3050的DMA操作与CPU争用存储器总线时，指示CPU插入等待状态协调二者操作。
P89V51RD2通过存储器总线接口实现对FB3050内部存储器及共享存储器寻址，以实现对内部寄存器组和共享存储器数据收发缓冲区的读写操作。外接16K存储器地址空间8000H-AFFFH，将CPU 端口P2.6( A14地址线)与FB3050输入引脚PI_ CSMEM相接，产生选通信号，通过FB3050对共享存储器读写。
FB3050内部包含有两个DMA电路，这是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过CPU，也不需要CPU干预。整个数据传输操作在一个称为"DMA控制器"的控制下进行的。CPU除了在数据传输开始和结束时做一点处理外，在传输过程中CPU可以进行其他的工作。这样，在大部分时间里，CPU和输入输出都处于并行操作。因此，使整个计算机系统的效率大大提高。
通过内部的寄存器组，用户可以方便地写入控制字，对FB3050进行组态和操作。用户也可以容易地读到FB3050内部的状态。FB3050控制器内部有一套灵活的中断机制，本设计中CPU通过读FB3050内部的中断状态寄存器就能确定中断源。总线上的许多变化条件都可以作为中断源。此外，FB3050内部的定时器也可以产生中断申请，所有的中断源都是可屏蔽和可识别的。FB3050与CPU  P89V51RD2连接电路如图 4-7所示。
 
图4-7  FB3050与CPU P89V51RD2连接电路
(4 ) FB3050与SRAM电路设计
本次设计中采用的是友联实业公司的WS62256芯片，它是一个低电压低功率，32*8位CMOS静态存储器，有2.4V～ 5.5V的宽电压范围选择，先进的CMOS工艺和电路技术提供一个高速和低功率特点，该CMOS器件有0.01A电流和工作于3V时的最大存储时间为70ns。WS62256器件有自动功率下降功能，当芯片没选择使用时，相应的减少功率消耗。该SRAM片选引脚CS与FB3050外部RAM选通引脚PO_ MRAM_I相联，读引脚OE与读选能引脚PO_ MOE连接，写引脚WR与写选能引脚PO_ MWR连接。CPU通过FB3050访问RAM可与FB3050共享一部分数据区。
(1) SRAM特点：
•宽电压选择范围：2.4V～5.5V；
•低功率消耗：20MA最大操作电流，
•高速存储时间：在3V时为-70NS～70NS；
•芯片自动功率下降功能；
•数据保持电压在1.5V以下；
•有CE/、OE/，方便扩展；
(2) FB3050引脚功能真值表如表4-6：
表4-6  SRAM引脚功能真值表
MODE WE/ CE/ OE/ I/O操作
未选择  H  高输出状态
无输出 H L H 高输出状态
读 H L L 数据输出
写 L L  数据输入
(3) FB3050与SRAM 通讯电路
RAM WS62256可与FB3050共享一部分数据区。实际电路如图4-8所示。
 
4-8  FB3050与SRAM 电路
4.5.2 RS-485通信总线
1 EIA（电子工业协会） RS-485串行总线标准
在自动化领域，随着分布式控制系统的发展，迫切需要一种总线能适合远距离的数字通信。在RS-422标准的基础上，EIA研究出了一种支持多节点、远距离和接收高灵敏度的RS-485总线标准。RS-485标准采有用平衡式发送，差分式接收的数据收发器来驱动总线。
接收器的输入灵敏度为200mV(即(V+)-(V-) >0. 2V，表示信号“0”；(V+)- (V-) <-0.2V，表示信号“1”)因为RS-485的远距离、多节点(32个)以及传输线成本

上一页  [1] [2] [3] [4] [5] [6] [7] [8] [9] [10]  ... 下一页  >>